

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2001156073 A

(43) Date of publication of application: 08.06.01

(51) Int. CI

H01L 21/3205

H01L 21/3065

H01L 21/304

H01L 21/306

(21) Application number: 2000234284

(22) Date of filing: 02.08.00

(30) Priority:

15.11.99 US 1999 439361

(71) Applicant:

CHARTERED SEMICONDUCTOR

MFG LTD

(72) Inventor:

GUPTA SUBHASH

HO KWOK KEUNG PAUL

ZHOU MEI SHENG CHOOL SIMON


(54) METHOD FOR PREVENTING COPPER CONTAMINATION ON SIDE WALL OF VIA OR **DUAL DAMASCENE STRUCTURE**

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a method for avoiding contamination in copper metallization upon manufacturing an integrated circuit.

SOLUTION: Copper contamination on an inter-metal dielectric layer in via or dual damascene etching is prevented by forming a lid layer on the first copper metallization. The first copper metallization is formed in the dielectric layer on a semiconductor substrate, where a barrier metallic layer is formed under the first copper metallization and above the dielectric layer. The first copper metallization is flattened and then etched to form a recess below the surface of the dielectric layer. A conductive lid layer is deposited on the first metallization within the recess or on the dielectric layer. The conductive lid layer is removed by using one of several methods to remove the upper part of the first copper metallization within the recess.

COPYRIGHT: (C)2001,JPO



(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号 特開2001-156073

(P2001-156073A)

(43)公開日 平成13年6月8日(2001.6.8)

(51)Int.Cl. 7	識別記号	FI			テーマコード (参考)
H01L 21/3205		H01L 21/304	622	X 5F0	04
21/3065	•	21/88		R 5F0	33
21/304	622	21/302		L 5F0	43
21/306		21/306		M	
		•		F	
	審査請求	未請求 請求項の数28	OL	(全8頁)	最終頁に続く
(21)出願番号	特願2000-234284(P2000-234284)	(71)出願人 599093593			
(22)出願日	平成12年8月2日(2000.8.2)	チャータード・セミコンダクター・マニュ ファクチャリング・リミテッド シンガポール国 738406、ストリート 2			

(31)優先権主張番号 09/439361

(32)優先日 平成11年11月15日(1999.11.15)

(33)優先権主張国 米国(US)

(72)発明者 サブハッシュ・ギュプタ

シンガポール国 25,9805 バルモラル・ロ

、ウッドランズ・インダストリアル・パー

ード 21, ナンバー 05-04

(74)代理人 100089705

弁理士 社本 一夫 (外5名)


最終頁に続く

(54)【発明の名称】ピア又はデュアルダマシン構造の側壁の銅汚染を防止する方法

(57)【要約】

【課題】 集積回路の製造の際の銅メタライゼーション における汚染を回避する方法を提供する。

【解決手段】 最初の銅メタライゼーション上に蓋層を 形成することによって、ピア又はデュアルダマシンエッチングにおけるインターメタル誘電体層の銅汚染が防止 される。最初の銅メタライゼーションを半導体基板上の 誘電体層中に形成し、ここで、バリヤー金属層が上記最 初の銅メタライゼーションの下に、そして上記誘電体層 の上に、形成される。上記最初の銅メタライゼーション を平坦化し、次いでエッチングして、上記誘電体層の表 面より下方に凹部を形成する。導電蓋層を上記凹部内の 上記最初の銅メタライゼーション上に、また上記誘電体 層上に、堆積する。上記導電蓋層を幾つかの方法の1つ を用いて上記凹部内の上記最初の銅メタライゼーション の上方を除いて除去する。



【特許請求の範囲】

【請求項1】 集積回路の製造におけるピア又はデュア ルダマシンエッチングによるインターメタル誘電体層の 銅汚染を防止する方法であって:半導体基板上の誘電体 層中に最初の銅メタライゼーションを形成し、ここで、 バリヤー金属層が上記最初の銅メタライゼーションの下 に、そして上記誘電体層の上に、形成され;上記最初の 銅メタライゼーションを平坦化し;上記最初の銅メタラ イゼーションをエッチングして、上記誘電体層の表面よ り下方に凹部を形成し;上記誘電体層上の上記バリヤー 10 金属層を除去し;上記凹部内の上記最初の銅メタライゼ ーション上に、また上記誘電体層上に、導電蓋層を堆積 し:上記導電蓋層上にスピン-オン物質を被覆し;上記 誘電体層の上方の上記スピン - オン物質及び上記導電蓋 層をエッチバックし;その後、上記スピン-オン物質の 全てを除去して、上記凹部内の上記最初の銅メタライゼ ーションの上方のみに上記導電蓋層を残留させ;上記誘 電体層上に、そして上記最初の銅メタライゼーション上 の上記導電蓋層上に、上記インターメタル誘電体層を堆 積し;上記インターメタル誘電体層を通じて上記導電蓋 20 層にまで上記ピア又はデュアルダマシン開口をエッチン グし、ここで、上記導電蓋層が上記エッチングの間に上 記ィンターメタル誘電体層の銅汚染を防止し;そして上 記ピア又はデュアルダマシン開口を金属層で充填して上 記集積回路の製造における電気接続を完成することを含 む上記方法。

【請求項2】 上記バリヤー金属層はタンタル、タンタル化合物、チタン、チタン化合物、タングステン、及びタングステン化合物を含む群の1つを含む請求項1の方法。

【請求項3】 上記最初の銅メタライゼーションを平坦 化する工程は化学的機械的ポリッシング (CMP)を使 用して上記最初の銅メタライゼーションを研磨すること を含み、ここで、上記バリヤー金属層がCMP阻止層と して使用される請求項1の方法。

【請求項4】 上記凹部はウエットエッチング法により 形成される請求項1の方法。

【請求項5】 上記ウエットエッチング法はCH, COOH/NH, F又はDMSO/CCI, の化学作用を含む請求項1の方法。

【請求項6】 上記バリヤー金属層を除去する工程はC 1又はFのプラズマを使用して上記バリヤー金属層を選 択的にエッチングすることを含む請求項1の方法。

【請求項7】 上記導電蓋層はタンタル、タンタル化合物、チタン、チタン化合物、タングステン、及びタングステン化合物を含む群の1つを含む請求項1の方法。

【請求項8】 上記スピン-オン物質及び上記誘電体層の上方の上記導電蓋層をエッチバックする工程はC1又はFのプラズマエッチを含む請求項1の方法。

【請求項9】 上記スピン-オン物質を除去する工程は 50 グステン化合物を含む群の1つを含む請求項11の方

O. プラズマ中の剥離又はガスプラズマを形成すること を含む請求項1の方法。

【請求項10】 上記バリヤー金属層を除去する工程は 上記導電蓋層を堆積する工程の前に実施される請求項1 の方法。

集積回路の製造におけるピア又はデュ 【請求項11】 アルダマシンエッチングによるインターメタル誘電体層 の銅汚染を防止する方法であって:半導体基板上の誘電 体層中に最初の銅メタライゼーションを形成し、ここ で、バリヤー金属層が上記最初の銅メタライゼーション の下に、そして上記誘電体層の上に、形成され;上記最 初の銅メタライゼーションを平坦化し;上記最初の銅メ タライゼーションをエッチングして、上記誘電体層の表 面より下方に凹部を形成し;上記誘電体層上の上記バリ ヤー金属層を除去し;上記凹部内の上記最初の銅メタラ イゼーション上に、また上記誘電体層上に、導電蓋層を 堆積し;上記最初の銅メタライゼーションの上にマスク を形成し、そして上記マスクで被覆されていない部分の 上記導電蓋層をエッチング除去して、上記凹部内の上記 最初の銅メタライゼーションの上にのみ上記導電蓋層を 残留させ;その後、上記マスクを除去し;上記誘電体層 上に、そして上記最初の銅メタライゼーション上の上記 導電蓋層上に、上記インターメタル誘電体層を堆積し; 上記インターメタル誘電体層を通じて上記導電蓋層にま で上記ピア又はデュアルダマシン開口をエッチングし、 ここで、上記導電蓋層が上記エッチングの間に上記イン ターメタル誘電体層の銅汚染を防止し;そして上記ビア 又はデュアルダマシン開口を金属層で充填して上記集積 回路の製造における電気接続を完成することを含む上記 30 方法。

【請求項12】 上記パリヤー金属層はタンタル、タンタル化合物、チタン、チタン化合物、タングステン、及びタングステン化合物を含む群の1つを含む請求項11の方法。

【請求項13】 上記最初の銅メタライゼーションを平 坦化する工程は化学的機械的ポリッシング (CMP)を 使用して上記最初の銅メタライゼーションを研磨するこ とを含み、ここで、上記パリヤー金属層がCMP阻止層 として使用される請求項11の方法。

40 【請求項14】 上記凹部はウエットエッチング法により形成される請求項11の方法。

【請求項15】 上記ウエットエッチング法はCH, COOH/NH, F又はDMSO/CCI, の化学作用を含む請求項14の方法。

【請求項16】 上記パリヤー金属層を除去する工程は C1又はFのプラズマを使用して上記パリヤー金属層を 選択的にエッチングすることを含む請求項11の方法。 【請求項17】 上記導電蓋層はタンタル、タンタル化合物、チタン、チタン化合物、タングステン、及びタン

10

法。

【請求項18】 上記マスクを形成する工程は上記最初の銅メタライゼーション領域を形成するのに使用された 逆マスクを用いることを含む請求項11の方法。

【請求項19】 上記マスクを形成する工程は上記最初の銅メタライゼーション領域を形成するのに使用されたマスク及び逆色調レジストを用いることを含む請求項11の方法。

【請求項20】 上記導電蓋層をエッチング除去する工程はC1又はFのプラズマエッチングを含む請求項11の方法。

【請求項21】 上記バリヤー金属層を除去する工程は 上記導電蓋層を堆積する工程の前に実施される請求項1 1の方法。

【請求項22】 集積回路の製造におけるピア又はデュ アルダマシンエッチングによるインターメタル誘電体層 の銅汚染を防止する方法であって:半導体基板上の誘電 体層中に最初の銅メタライゼーションを形成し、ここ で、バリヤー金属層が上記最初の銅メタライゼーション の下に、そして上記誘電体層の上に、形成され;上記最 20 初の銅メタライゼーションを平坦化し; 上記最初の銅メ タライゼーションをエッチングして、上記誘電体層の表 面より下方に凹部を形成し;上記凹部内の上記最初の銅 メタライゼーション上に、また上記誘電体層上に、導電 蓋層を堆積し;上記導電蓋層を部分的に研磨除去し、こ こで、上記最初の銅メタライゼーション上の上記導電蓋 層は上記誘電体層上の上記導電蓋層よりも厚く;その 後、上記導電蓋層と上記誘電体層上の上記バリヤー金属 層とをエッチバックして、上記凹部内の上記第1銅メタ ライゼーションの上方のみに上記導電蓋層を残留させ; 上記誘電体層上に、そして上記最初の銅メタライゼーシ ョン上の上記導電蓋層上に、上記インターメタル誘電体 層を堆積し;上記インターメタル誘電体層を通じて上記 導電蓋層にまで上記ピア又はデュアルダマシン開口をエ ッチングし、ここで、上記導電蓋層が上記エッチングの 間に上記インターメタル誘電体層の銅汚染を防止し;そ して上記ピア又はデュアルダマシン開口を金属層で充填 して上記集積回路の製造における電気接続を完成するこ とを含む上記方法。

【請求項23】 上記バリヤー金属層はタンタル、タン 40 タル化合物、チタン、チタン化合物、タングステン、及 びタングステン化合物を含む群の1つを含む請求項22 の方法。

【請求項24】 上記最初の銅メタライゼーションを平 坦化する工程は化学的機械的ポリッシング (CMP)を 使用して上記最初の銅メタライゼーションを研磨するこ とを含み、ここで、上記バリヤー金属層がCMP阻止層 として使用される請求項22の方法。

【請求項25】 上記凹部はウエットエッチング法により形成される請求項22の方法。

【請求項26】 上記ウエットエッチング法はCH,COOH/NH,F又はDMSO/CC1,の化学作用を含む請求項24の方法。

【請求項27】 上記導電蓋層はタンタル、タンタル化合物、チタン、チタン化合物、タングステン、及びタングステン化合物を含む群の1つを含む請求項22の方法。

【請求項28】 上記導電蓋層及び上記バリヤー金属層をエッチング除去する工程はC1又はFのプラズマエッチングを含む請求項22の方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、集積回路の製造におけるメタライゼーション(metallization)の方法、特に集積回路の製造の際の、銅メタライゼーションにおける汚染を回避する方法に関する。

[0002]

【従来の技術】銅のメタライゼーションは集積回路の製 造における大勢になっている。 しかし、インターメタル 誘電体層(intermetal dielectric layer)の銅汚染は問 題である。例えば、図1に示すように最初の銅メタライ ゼーション23は誘電体層18中に形成される。インタ ーメタル誘電体層25は上記最初の銅メタライゼーショ ン上に形成される。ピア(via) 2 7 又はデュアルダマシ ン(damascene)開口が上記インターメタル誘電体層25 を貫通して下側の最初の銅メタライゼーション23まで 形成された場合、上記下側の銅の一部が飛散し、そして 上記ピア27又はデュアルダマシン開口の側壁に再堆積 29するであろう。これは上記インターメタル誘電体層 の汚染を生じるであろう。またこれは回線間を短絡さ せ、そして装置の性能を劣化させるであろう。従って、 上記インターメタル誘電体層の銅汚染を防止することが 求められる。

【0003】Krishnan等の米国特許5,451,551は銅上に チタンタングステンの蓋を形成し、次いで過剰の蓋層を 研磨して除去する方法を開示する。三沢の米国特許5,47 0,789はバフ研磨される窒化チタン層を示す。これら2 つの特許は本発明に類似した蓋層を教示する。しかし、 開口領域と銅凹部との間の段差が大きくないため、上記 開口領域と上記凹部領域との間のСМР(即ち、バフ研 磨)除去の選択性も小さいであろう。溝間の導電蓋層を 除去するのに過剰な研磨が必要であるため、溝上の導電 蓋物質の全てが過剰研磨を通じて除去される可能性が高 い。Teongの米国特許5,693,563は銅のためのバリヤー層 を示すが、銅メタライゼーションに凹みは形成されな い。Chan等の米国特許5,744,376は凹部のない銅メタラ イゼーション上の蓋層を開示する。Joshi等の米国特許 5,731,245はタングステンプラグ法(tungsten plug proc ess)のための堅い蓋を開示する。Venkatraman等の米国 50 特許5,814,557は凹部のない銅層上に蓋層を形成する。

[0004]

【発明が解決しようとする課題】本発明の主な目的は集 積回路の製造において、銅メタライゼーションの効果的 で製造可能な方法を提供することである。

【0005】本発明の別の目的はデュアルダマシン銅メタライゼーション法を提供することである。本発明の更に別の目的はエッチングにおけるインターメタル誘電体層の銅汚染を防止することである。

【0006】本発明の更に別の目的はピア又はデュアルダマシンエッチングにおけるインターメタル誘電体層の 10 銅汚染を防止することである。本発明の更に別の目的はピア又はデュアルダマシンエッチングにおけるインターメタル誘電体層の銅汚染を最初の銅メタライゼーション上に蓋層を形成することにより防止することである。

[0007]

【課題を解決するための手段】本発明の上記目的に基づいて、最初の銅メタライゼーション上に蓋層を形成することによって、ピア又はデュアルダマシンエッチングにおけるインターメタル誘電体層の銅汚染を防止する新規な方法が達成される。最初の銅メタライゼーションを半20導体基板上の誘電体層中に形成し、ここで、パリヤー金属層が上記最初の銅メタライゼーションの下に、そして上記誘電体層の上に、形成される。上記最初の銅メタライゼーションを平坦化し、次いでエッチングして、上記誘電体層の表面より下方に凹部を形成する。導電蓋層を上記凹部内の上記最初の銅メタライゼーション上に、また上記誘電体層上に、堆積する。上記導電蓋層を幾つかの方法の1つを用いて上記凹部内の上記最初の銅メタライゼーションの上方を除いて除去する。

【0008】1つの方法では、スピン-オン物質を上記 30 導電蓋層上に被覆する。上記誘電体層の上方の上記スピ ン-オン物質及び上記導電蓋層をエッチバックし、次い で上記スピン-オン物質を除去して、上記凹部内の上記 最初の銅メタライゼーションの上方のみに上記導電蓋層 を残留させる。別の方法では、最初の銅メタライゼーシ ョン領域を形成するのに使用された逆マスクを使用し、 又は最初の銅メタライゼーション領域を形成するのに使 用されたマスク及び逆色調レジスト(reverse tone resi st)を使用して、最初の銅メタライゼーション領域の上 にマスクを形成する。上記マスクで被覆されていない部 40 分の上記導電蓋層をエッチング除去して、上記凹部内の 上記最初の銅メタライゼーションの上にのみ上記導電蓋 層を残留させる。第3の方法では、上記最初の銅メタラ イゼーション上の上記導電蓋層が上記誘電体層上の上記 導電蓋層よりも厚くなるように、上記導電蓋層を部分的 に研磨除去する。次いで、上記導電蓋層と上記誘電体層 上のバリヤー金属層とをエッチバックして、上記凹部内 の上記最初の銅メタライゼーションの上方のみに上記導 電蓋層を残留させる。

【0009】インターメタル誘電体層を上記誘電体層上 50

に、そして上記最初の銅メタライゼーション上の上記導 電蓋層上に、堆積する。ピア又はデュアルダマシン開口 を上記インターメタル誘電体層を通じて上記導電蓋層に までエッチングし、ここで、上記導電蓋層が上記エッチ ングの間に上記インターメタル誘電体層の銅汚染を防止 する。上記ピア又はデュアルダマシン開口を金属層で充 填して上記集積回路の製造における電気接続を完成す る。

【0010】本発明はメタライゼーションを通じて、ビア又はデュアルダマシンエッチングにより、下方の銅相互接続層からの銅によるインターメタル誘電体層の汚染を防止する方法を提供する。

【0011】特に、図2を参照すると、部分的に仕上げられた集積回路の一部が示される。好ましくは単結晶シリコンから構成される半導体基板10が示される。インターメタル誘電体(IMD)又はインターレベル(interlevel)誘電体(ILD)の層18を上記基板ウエハ上に堆積する。図示しない、ゲート電極、ソース及びドレイン領域、又は金属配線のような半導体構成物が半導体基板の中及び上に形成され、そしてIMD又はILDの層18によって被覆されてもよい。

【0012】次に、デュアルダマシン開口21をIMD 又はILDの層18中にパターニングにより形成する。 このパターニングは従来の方法で実施可能であり、これ によりピア、溝(trench)、又は埋め込みピア(embedded via)が形成される。

【0013】図3を参照すると、バリヤー金属層22を IMD又はILDの層18の上に、そして開口21の中 に堆積する。このバリヤー金属層は、例えば、タンタル 又はタンタル化合物、チタン又はチタン化合物、又はタ ングステン又はタングステン化合物を含んでもよく、そ して約50~2000オングストロームの厚さを有して もよい。

【0014】銅層24を、図4に示すように、物理的又は化学的蒸着、電気化学メッキ(EPC)、又は無電解メッキ、等を含む従来の手段により上記パリヤー金属層22上に形成する。

【0015】上記IMD又はILD層上の過剰の銅層、を、図5に示すように、化学的機械的ポリッシング(CMP)により研磨除去する。バリヤー金属層22は上記CMPプロセス用の研磨阻止層として使用できる。或いは、上記バルク銅フィルムの表面が平坦化され、そして銅の薄い均一な層のみが上記ウエハ表面に残留するまで、上記銅フィルムを部分的にCMPにより除去する。

【0016】図6を参照すると、上記溝内の銅層24を 湿潤化学作用により、例えば、従来のCH, COOH/ NH, F又はCC1, /DMSQの化学作用、又はその他 の化学作用により、部分的に剥離して、凹部Aを形成す る。この凹部は深さが約2000~20000オングス トロームの二重ダマッセン開口に対して約100~20 00オングストロームの深さを有することができる。

【0017】後のメタライゼーションの段階を通じて上 記IMD層の銅汚染を防止するために、上記最初の銅メ タライゼーション上に蓋層を形成する必要がある。この 蓋層を形成するための本発明の3種類の好ましい態様を 述べる。溝と溝との間の蓋層を除去する方法は、従来技 術の方法と異なり、溝の上の蓋層が除去されないような 高い選択性を有する。第1の態様は図7~10に基づい て記述されるであろう。第2の態様は図7、8、11及 び12に基づいて記述されるであろう。第3の態様は図 10 エッチバックの後に、スピン-オン物質28の残部を0 13~15に基づいて記述されるであろう。

【0018】特に、図7~10図を参照して、上記最初 の銅メタライゼーション上に蓋層を形成するための本発 明の第1の態様を記述する。図7に示すように、IMD 又は ILD層 18の表面からバリヤー金属層 22を除去 するために、このバリヤー金属層のブランケットプラズ マエッチバック(blanket plasma etch back)を実施す る。例えば、このエッチバックは上記バリヤー金属層を 選択的にエッチするために塩素又はフッ素プラズマを使 用できる。この時点で上記過剰なバリヤー金属層を除去 20 すると、以後の工程を通じて隅の突出部(corner protru sion)を減少できる。

【0019】洗浄後に、導電蓋層をIMD又はILD層 18および上記溝内に凹んだ銅層24の上に堆積する。 この蓋層26は後の反応性イオンエッチング(RIE) を通じて下側の銅層24から銅が上記IMD層上にスパ ッターされるのを防止するであろう。この蓋層26に対 しては数多くの要求がある。上に位置するIMD層のエ ッチングを通じて形成されるエッチング副生物を従来の 洗浄方法で容易に除去できることが求められる。この蓋 30 層26は上記銅溝のための頂部の拡散/酸化の遮断層と して作用するために、バリヤー金属22の性質を有する べきである。蓋層の厚さは下側の銅層24をえぐること なく、上記ピアを覆うのに十分な厚さを持つ必要があ る。タンタル又はタンタル化合物、チタン又はチタン化 合物、又はタングステン又はタングステン化合物及びそ の他の物質が蓋層26用に使用できる。その厚さは好ま しくは約100~4000オングストロームである。

【0020】上記導電蓋層をこれが上記溝内の銅層24 を被覆する部分を除いて除去する必要がある。本発明の 40 この態様では、これは次の工程に従って実施される。ス ピン-オン物質(spin-on material)28を、図9に示す ように、導電バリヤー層26上に約100~4000オ ングストロームの厚さに被覆する。このスピン-オン物 質は遮蔽及び反射防止被覆(BARC)、又は上記凹部 を充填して平坦化層を形成することができ、そして次の プラズマエッチングを通じて上記溝上の導電蓋層を保護 できるようなレジスト又はその他の適切な物質を含むこ とができる。

【0021】次に、図10に示すように、ブランケット 50 る。上記溝上の導電蓋物質が上記フィールド領域内より

エッチバック(blanket etch back)及び上記蓋層と上記 スピン-オン物質の剥離を実施する。上記フィールド領 域上に位置する上記導電蓋層及び上記スピン - オン物質 を塩素又はフッ素のプラズマによりエッチング除去し て、上記溝上に厚いスピン‐オン物質と導電蓋層を残留 させる。上記凹部Aを形成する目的は、図6に示すよう に、明らかである。導電蓋物質26が上記溝上に十分に 残留できるように、上記ブランケットエッチバックを通 じて十分なマージン(margin)が与えられるべきである。

、プラズマにより又はガスプラズマを形成することによ り剥離できる。

【0022】特に、図7、8、11、及び12図を参照 して、上記最初の銅メタライゼーション上に蓋層を形成 するための本発明の第2の態様を記述する。上述並びに 図7に示すように、 IMD又は ILD層 18の表面から バリヤー金属層22を除去するために、このバリヤー金 属層のブランケットプラズマエッチバックを実施する。 【0023】洗浄後に、上述並びに図8に示すように、 上記導電蓋層をIMD又はILD層18および上記溝内 に凹んだ銅層24の上に堆積する。上記導電蓋層をこれ が上記溝内の銅層24を被覆する部分を除いて除去する 必要がある。本発明のこの態様では、これは次の工程に

【0024】図11を参照すると、フォトレジスト層を 上記基板上に被覆し、そして逆マスクを使用し、又は逆 色調レジスト(reverse tone resist)を使用して、パタ ーン化してフォトマスク30を形成する。上記凹部Aを 形成する目的は、図6に示すように、明らかである。上 記マスクのミスアライメント(misalignment)がある場合 であっても、図10に示すように、エッチバックの後 に、上記溝上に十分な導電蓋物質が存在するように、上 記マスクの重ね合わせを通じて十分なマージンが与えら れるべきである。

従って実施される。

【0025】図11に示すように、C1又はFのプラズ マを使用して、マスク30で被覆されていない導電蓋層 26の部分がエッチング除去される。エッチング後に、 残留レジストを0、プラズマにより又はガスプラズマを 形成することにより剥離できる。

【0026】特に、図13~15図を参照して、上記最 初の銅メタライゼーション上に蓋層を形成するための本 発明の第3の態様を記述する。凹部Aを図6のように形 成した後に、導電蓋層26を、上述のように、又図13 に示すように、IMD又はILD層12および上記溝内 に凹んだ銅層24の上に堆積する。

【0027】上記導電蓋物質をこれが上記溝内の銅層2 4を被覆する部分を除いて除去する必要がある。本発明 のこの態様では、これは次の工程に従って達成される。 図14に示すように、導電蓋層26の部分CMP実施す 10

もより厚くなるように、上記導電蓋層を部分的に除去す る。これは導電蓋層26の厚さ及び上記CMP速度に依 存するタイムモード(time mode) CMP法である。

【0028】C1又はFのプラズマを用いて、上記導電 蓋層のブランケットプラズマエッチバックを実施する。 上記フィールド領域上の上記導電蓋層を上記フィールド 領域上のパリヤー金属層22と共にエッチング除去す る。この工程はCMP過剰-研磨法(over-polish proce ss)に類似している。図15に示すように、導電蓋層2 6は上記溝上にのみ残留する。

【0029】導電蓋層26が上述の3種類の好ましい態 様の1つに従って上記最初の銅メタライゼーション上に 形成された後に、図16に示すように、別のインターメ タル誘電体 (IMD) 層34 が上記最初の銅メタライゼ ーション上に堆積する。ピア又はデュアルダマシン開口 35を上記IMD層34を通って上記第1メタライゼー ションまで形成する。導電蓋層26が上記開口35に接 触するであろう。導電蓋層26は銅が上記溝24から開 口35の側壁にスパッタリングするのを防止し、従っ て、上記 I M D 層 3 4 の汚染を防止する。 導電蓋層 2 6 20 は導電層であるため、電気接続を得るために下側の銅を 露出させる必要はない。

【0030】図17に示すように、バリヤー層36及び 銅層38を堆積させて第2水準のメタライゼーションを 完成する工程が継続する。図示しない、更なる水準のメ タライゼーションが形成される場合には、銅層38上に 導電蓋層40を形成する本発明の方法を使用すべきであ る。バッシベーション層44により集積回路が完成す る。本発明の方法はピア又はデュアルダマシンエッチン グを通じて下側の銅層によるインターメタル誘電体層の 30 を概略的に示す断面図である。 汚染を防止する方法を提供する。本発明の導電蓋層を完 成させるための3種類の好ましい態様を記述した。

【0031】本発明を特に好ましい態様を参照して説明

したが、種々の変更が本発明の精神と範囲を逸脱するこ となく実行できることは当業者に理解できるであろう。 【図面の簡単な説明】

【図1】従来技術の方法における銅汚染を概略的に示す 断面図である。

【図2】本発明の方法を概略的に示す断面図である。

【図3】本発明の方法を概略的に示す断面図である。

【図4】本発明の方法を概略的に示す断面図である。

【図5】本発明の方法を概略的に示す断面図である。

【図6】本発明の方法を概略的に示す断面図である。

【図7】本発明の第1および第2の好ましい態様を概略 的に示す断面図である。

【図8】本発明の第1および第2の好ましい態様を概略 的に示す断面図である。

【図9】本発明の第1の好ましい態様を概略的に示す断 面図である。

【図10】本発明の第1の好ましい態様を概略的に示す 断面図である。

【図11】本発明の第2の好ましい態様を概略的に示す 断面図である。

【図12】本発明の第2の好ましい態様を概略的に示す 断面図である。

【図13】本発明の第3の好ましい態様を概略的に示す 断面図である。


【図14】本発明の第3の好ましい態様を概略的に示す 断面図である。

【図15】本発明の第3の好ましい態様を概略的に示す 断面図である。


【図16】本発明のメタライゼーションプロセスの完成

【図17】本発明のメタライゼーションプロセスの完成 を概略的に示す断面図である。


【図1】




【図2】




【図3】







【図15】



【図17】



【図16】



フロントページの続き

(51) Int. C1.

識別記号

FΙ

テーマコート' (参考)

21/88

(72)発明者 ウォク・キュン・ポール・ホ シンガポール国 570217 ピシャン・スト

リート 23, ビーエルケイ 217, ナンバ

-16-315

(72)発明者 メイ・シェン・チョウ

シンガポール国 129791 ケント・ヴェイ ル, ブロック イー, クレメンティ・ロー

ド 109, ナンバー 08-03

(72)発明者 サイモン・チョーイ

シンガポール国 227596 ロータス・アベ

ニュー 6

Fターム(参考) 5F004 AA11 DA00 DA01 DA02 DA03

DA04 DA05 DA06 DA07 DA08

DA09 DA11 DA12 DA13 DA14

DA15 DA16 DA17 DA18 DA19

DA20 DA26 DA29 DB08 DB10

DB12 DB17 DB26 DB27 EA27

5F033 HH11 HH18 HH19 HH21 HH31

JJ11 JJ18 JJ19 JJ21 JJ31

KK01 KK03 KK07 KK11 KK18

KK19 KK21 KK31 MM02 MM05

MM11 MM12 MM13 NN06 NN07

PP06 PP19 PP27 PP28 QQ08

QQ12 QQ15 QQ19 QQ20 QQ24

QQ31 QQ37 QQ48 QQ49 QQ96

XX28

5F043 AA26 BB18 DD16 GG03